

Soluzione della prova scritta di Fondamenti di Elettronica

del 17 giugno 2016, parte digitale

- 1) Essendoci l'invertitore, $F = PD = AS + B\bar{S}$.
- 2) Indipendentemente dalla configurazione degli ingressi, nel primo stadio abbiamo sempre o la carica attraverso 2 pMOS oppure la scarica attraverso 2 nMOS. Essendo i pMOS grandi il doppio degli nMOS, ma essendo $\beta_n = 2\beta_p$ (cioè $\varepsilon = 2$), il ritardo del primo stadio è sempre lo stesso. Il ritardo complessivo vale quindi:

$$t_p = \frac{2C_{inv}}{\beta_n' \frac{1}{2} V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta_n' S_{inv} V_{DD}} F(V_T/V_{DD})$$

dove $C_{inv} = (1 + \varepsilon)C_{m1}S_{inv}$. In cui S_{inv} è il dimensionamento del transistor "10", laddove il transistor "9" è ε volte più grande. Abbiamo: $C_{m1} = (C_{OX}L_{MIN}^2 + 2C_{GSO}L_{MIN}) = 0.83fF$. Ponendo $dt_p/dS_{inv}=0$, troviamo:

$$S_{inv} = \sqrt{\frac{C_L}{2(1 + \varepsilon)C_{m1}}} = 4.5$$

- 3) Inserendo la S_{inv} appena trovata nell'espressione di t_p troviamo $t_p = 246ps$, dove abbiamo usato $F = 1.99$ e $C_{inv} = 11.1fF$. Come detto sopra, il valore del ritardo complessivo non dipende dalla configurazione degli ingressi
- 4) Quando commuta C_L commuta anche C_{inv} (in altre parole, C_L viene caricata con probabilità $P_F(1-P_F)$ e C_{inv} come $(1-P_F)P_F$, che sono la stessa cosa), quindi:

$$P_d = V_{DD}^2 f_{ck} (C_{inv} + C_L) P_F (1 - P_F) = 18\mu W.$$

dove $P_F = \frac{1}{2}$

- 5) Senza usare l'invertitore, bisogna scegliere $PU=F$, considerando che i pMOS negano i segnali sui loro gate. Il pull-down è il duale, in cui però possiamo togliere la linea "orizzontale". Otteniamo:

